Searching PAJ Page 1 of 2

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-251847

(43) Date of publication of application: 14.09.2001

(51)Int.CI.

H02M 3/07

(21)Application number : 2000-384960

(71)Applicant: SANYO ELECTRIC CO LTD

(22) Date of filing:

19.12.2000

(72)Inventor: MATSUMOTO SHOICHIRO

(30)Priority

Priority number: 11371632

Priority date : 27.12.1999


Priority country: JP

(54) VOLTAGE-GENERATING CIRCUIT AND DISPLAY EQUIPPED THEREWITH

(57) Abstract:

PROBLEM TO BE SOLVED: To provide a voltagegenerating circuit which can obtain high voltage to a request and also has a large drive current.

SOLUTION: A voltage-generating circuit is composed of a capacitor CP1, an n-channel MOS transistor NT1, a P-channel MOS transistor PT1,, etc. The source terminal S of the n-channel MOS transistor NT1 is connected to a node ND1, and the drain terminal D is made the output terminal of a negative voltage VBB. The source terminal S of the p-channel MOS transistor PT1 is connected to a node ND1, and the drain terminal D is made an ground terminal. Each terminal G of the n-channel MOS transistor NT1 and the p-channel MOS transistor PT1 is connected in common, and clock signals CLK, /CLK where the phases are inverted virtually are applied to its common junction and the terminal of capacitor CP1.



LEGAL STATUS

[Date of request for examination]

21.05.2003

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]
[Number of appeal against examiner's decision of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-251847 (P2001-251847A)

(43)公開日 平成13年9月14日(2001.9.14)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H 0 2 M 3/07

H 0 2 M 3/07

審査請求 未請求 請求項の数31 OL (全 29 頁)

(21)出願番号

特願2000-384960(P2000-384960)

(22)出願日

平成12年12月19日(2000.12.19)

(31)優先権主張番号 特願平11-371632

(32)優先日

平成11年12月27日(1999.12.27)

(33)優先権主張国

日本(JP)

(71) 出願人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(72)発明者 松本 昭一郎

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(74)代理人 100111383


弁理士 芝野 正雅

電圧発生回路及び電圧発生回路を備えた表示装置 (54) 【発明の名称】

(57)【要約】

【課題】要求に対する高い到達電圧が得られるとともに 大きな電流駆動能力を有する電圧発生回路を提供する。 【解決手段】電圧発生回路は、キャパシタCP1、nチ

ャネルMOSトランジスタNT1、及びpチャネルMO SトランジスタPT1等を備えて構成される。nチャネ ルMOSトランジスタNT1のソース端子SがノードN D1に接続され、そのドレイン端子Dが負電圧VBBの 出力端子とされる。pチャネルMOSトランジスタPT 1のソース端子SがノードND1に接続され、そのドレ イン端子Dが接地端子とされる。nチャネルトMOSト ランジスタNT1及び p チャネルMOSトランジスタ P T1の各ゲート端子Gは共通接続され、その共通接続点 とキャパシタCP1の端子とに互いに位相の反転したク ロック信号CLK、/CLKが印加される。



【特許請求の範囲】

1 6 .

【請求項1】キャパシタを有し、該キャパシタの一方の 端子に接続されたノードを介して所定の電圧を発生する 電圧発生回路であって、

1

ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が前記電圧の出力端子とされるnチャネルトランジスタと、ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が基準電位端子とされるpチャネルトランジスタとを備え、前記nチャネルトランジスタ及びpチャネルトランジスタの各ゲート端子は共通接続されるとともに、該共通接続されたゲート端子と前記キャパシタの他方の端子とに互いに位相の反転したクロック信号が印加される電圧発生回路。

【請求項2】請求項1記載の電圧発生回路において、 当該回路は3重ウェル構造を有するP形半導体基板上に 形成され、

前記nチャネルトランジスタはP型ウェル上にMOSF ETとして形成されるとともに、そのバックゲート電位 を得るために前記電圧出力端子が該P型ウェルに接続され、

前記pチャネルトランジスタはN型ウェル上にMOSF ETとして形成されるとともに、そのバックゲート電位 を得るために正電位が該N型ウェルに印加され、

前記キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタMOSFETのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接続されてなることを特徴とする電圧発生回路。

【請求項3】請求項1記載の電圧発生回路において、 当該回路は2重ウェル構造を有するN半導体基板上に形 成され、

前記nチャネルトランジスタはP型ウェル上にMOSF ETとして形成されるとともに、そのバックゲート電位 を得るために前記電圧出力端子が該P型ウェルに接続され、

前記pチャネルトランジスタはN型ウェル上にMOSF ETとして形成されるとともに、そのバックゲート電位 を得るために正電位が該N型ウェルに印加され、

前記キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接続されてなることを特徴とする電圧発生回路。

【請求項4】請求項1記載の電圧発生回路において、 当該回路はガラス基板上に形成され、

前記nチャネルトランジスタ及びpチャネルトランジスタは、前記ガラス基板上に形成された半導体層をその能動層として形成され、前記キャパシタの少なくとも一方の電極は、前記半導体層の一部に形成された

n型又はp型領域によって形成されてなることを特徴と

する電圧発生回路。

【請求項5】2つのキャパシタを有し、それらキャパシタの各一方の端子に接続された各別のノードを介して所定の電圧を発生する電圧発生回路であって、

ソース端子及びドレイン端子の一方が前記ノードの1つに接続され、他方が前記電圧の出力端子とされるnチャネルトランジスタと、ソース端子及びドレイン端子の一方が同一のノードに接続され、他方が基準電位端子とされるpチャネルトランジスタとを有して、その各ゲート端子が互いに共通接続されてなるトランジスタ対を2組備え、前記各トランジスタ対のnチャネルトランジスタの前記電圧出力端子は共通接続されるとともに、前記各共通接続されたゲート端子はそれぞれ他の組のトランジスタ対が接続されたノードにクロス接続されて且つ、前記各キャパシタの他方の端子に互いに位相の反転したクロック信号が印加される電圧発生回路。

【請求項6】請求項5記載の電圧発生回路において、 当該回路は3重ウェル構造を有するP形半導体基板上に 形成され、

20 前記各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、

前記各pチャネルトランジスタはN型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記各クロック信号が該N型ウェルに印加され

前記各キャパシタはN型ウェル上に別途形成されるpチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることを特徴とする電圧発生回路。

【請求項7】請求項5記載の電圧発生回路において、 当該回路は3重ウェル構造を形成するP形半導体基板上 に形成され

前記各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、

が記名pチャネルトランジスタはN型ウェル上にMOS FETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、

前記各キャパシタはN型ウェル上に別途形成されるpチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることを特徴とする電圧発生回路。

【請求項8】請求項5記載の電圧発生回路において、 当該回路は3重ウェル構造を形成するP形半導体基板上 50 に形成され。 (3)

前記各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、

前記各pチャネルトランジスタはN型ウェル上にMOS FETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、

前記各キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることを特徴とする電圧発生回路。

【請求項9】請求項5記載の電圧発生回路において、 当該回路は2重ウェル構造を形成するP形半導体基板上 に形成され。

前記各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、

前記各pチャネルトランジスタはN型ウェル上にMOS 20 FETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、

前記各キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることを特徴とする電圧発生回路。

【請求項10】請求項5記載の電圧発生回路において、 当該回路はシリコン基板上に形成された絶縁膜上に形成 され、

前記各nチャネルトランジスタ及び各pチャネルトランジスタは、前記絶縁膜上に形成された半導体層をその能動層として形成され、

前記各キャパシタの少なくとも一方の電極は、前記半導体層の一部に形成されたn型又はp型領域によって形成されてなることを特徴とする電圧発生回路。

【請求項11】請求項5記載の電圧発生回路において、 当該回路はガラス基板上に形成され、

前記各nチャネルトランジスタ及び各pチャネルトランジスタは、前記ガラス基板上に形成された半導体層をそ 40の能動層として形成され、

前記各キャパシタの少なくとも一方の電極は、前記半導体層の一部に形成されたn型又はp型領域によって形成されてなることを特徴とする電圧発生回路。

【請求項12】キャパシタを有し、該キャパシタの一方 の端子に接続されたノードを介して所定の電圧を発生す る電圧発生回路であって、

ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が前記電圧の出力端子とされる第1のnチャネルトランジスタと、ソース端子及びドレイン端子の一 50

方及びゲート端子が前記ノードに接続され、ソース端子 及びドレイン端子の他方が基準電位端子とされる第2の nチャネルトランジスタとを備え、前記第1のnチャネ ルトランジスタのゲート端子と前記キャパシタの他方の 端子とに互いに位相の反転したクロック信号が印加され る電圧発生回路。

【請求項13】請求項12記載の電圧発生回路において

当該回路は3重ウェル構造を有するP形半導体基板上に 0 形成され、

前記第1のnチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、

前記第2のnチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記ノードが該P型ウェルに接続され、

前記キャパシタはP型ウェル上に別途形成されるnチャクネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接続されてなることを特徴とする電圧発生回路

【請求項14】請求項12記載の電圧発生回路において、

当該回路は2重ウェル構造を有するN形半導体基板上に 形成され、

前記第1のnチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され

前記第2のnチャネルトランジスタはP型ウェル上にM OSFETとして形成されるとともに、そのバックゲート電位を得るために前記ノードが該P型ウェルに接続され、

前記キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接続されてなることを特徴とする電圧発生回路。

【請求項15】請求項12記載の電圧発生回路において

当該回路はガラス基板上に形成され、

前記第1及び第2のnチャネルトランジスタは、前記ガラス基板上に形成された半導体層をその能動層として形成され、

前記キャパシタの少なくとも一方の電極は前記半導体層の一部に形成されたn型領域によって形成されてなることを特徴とする電圧発生回路。

0 【請求項16】2つのキャパシタを有し、それらキャパ

シタの各一方の端子に接続された各別のノードを介して 所定の電圧を発生する電圧発生回路であって、

ソース端子及びドレイン端子の一方が前記ノードの1つに接続され、他方が前記電圧の出力端子とされる第1の n チャネルトランジスタと、ソース端子及びドレイン端子の一方及びゲート端子が同一のノードに接続され、ソース端子及びドレイン端子の他方が基準電位端子とされる第2のn チャネルトランジスタ とを有するトランジスタ対の第1のn チャネルトランジスタの前記電圧出力端子は共通接続されるとともに、前記各第1のn チャネルトランジスタの前記電圧出力端子は共通接続されたノードにクロス接続されて且つ、前記各キャパシタの各他方の端子に互いに位相の反転したクロック信号が印加される電圧発生回路。

【請求項17】請求項16記載の電圧発生回路において、

当該回路は3重ウェル構造を有するP形半導体基板上に 形成され。

前記各第1のnチャネルトランジスタはP型ウェル上に 20 MOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、

前記各第2のnチャネルトランジスタはP型ウェル上に MOSFETとして形成されるとともに、そのバックゲート電位を得るために前記ノードが該P型ウェルに接続され、

前記各キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることを特徴とする電圧発生回路。

【請求項18】請求項16記載の電圧発生回路において、

当該回路は2重ウェル構造を有するN形半導体基板上に 形成され、

前記各第1のnチャネルトランジスタはP型ウェル上に MOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェル に接続され、

前記各第2のnチャネルトランジスタはP型ウェル上に MOSFETとして形成されるとともに、そのバックゲート電位を得るために前記ノードが該P型ウェルに接続 され、

前記各キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共 通接続されたものとして形成され、その各ゲート端子が 前記各ノードに接続されてなることを特徴とする電圧発 生回路。

【請求項19】請求項16記載の電圧発生回路におい

て、

当該回路はガラス基板上に形成され、

前記各第1及び各第2のnチャネルトランジスタは各々 前記ガラス基板上に形成された半導体層をその能動層と して形成され、

前記キャパシタの少なくとも一方の電極は前記半導体層の一部に形成された n 型領域によって形成されてなることを特徴とする電圧発生回路。

【請求項20】請求項1~19のいずれか1項に記載の 電圧発生回路において、

1つのクロック信号に基づいて前記互いに位相の反転したクロック信号を形成するためのインバータ回路を更に 備えることを特徴とする電圧発生回路。

【請求項21】請求項1~19のいずれか1項に記載の 電圧発生回路において、

前記互いに位相の反転したクロック信号は、その位相反 転時、各クロック信号が共に論理「ロー」レベルとなる 期間を有するように形成されることを特徴とする電圧発 生回路。

() 【請求項22】請求項1~19のいずれか1項に記載の 電圧発生回路において、

1 つのクロック信号に基づいて、前記互いに位相の反転 したクロック信号を形成するための論理回路と、前記各 クロック信号の位相反転時、それらクロック信号が共に 論理「ロー」レベルとなる期間を有するように期間調整 する遅延回路とを更に備えることを特徴とする電圧発生 回路。

【請求項23】複数の走査線とデータ線との交点にマトリックス状に配列される表示画素と、該表示画素毎に備えられその印加電圧を制御する能動スイッチング素子と、前記複数の走査線を走査するとともに前記能動スイッチング素子を活性化するための駆動電圧を印加する走査線駆動回路と、該走査線駆動回路に電圧を出力する電圧発生回路とを備え、

前記電圧発生回路は、キャパシタを有し、該キャパシタの一方の端子に接続されたノードを介して所定の電圧を発生するものであって、ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が前記電圧の出力端子とされるnチャネルトランジスタと、ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が基準電位端子とされるpチャネルトランジスタとを備え、前記nチャネルトランジスタ及びpチャネルトランジスタの各ゲート端子は共通接続されるとともに、該共通接続されたゲート端子と前記キャパシタの他方の端子とに互いに位相の反転したクロック信号が印加される電圧発生回路を備えた表示装置。

【請求項24】請求項23記載の電圧発生回路を備えた 表示装置において.

少なくとも前記電圧発生回路はガラス基板上に形成さ 50 れ、 (5)

前記nチャネルトランジスタ及びpチャネルトランジス タは、前記ガラス基板上に形成された半導体層をその能 動層として形成され、

前記キャパシタの少なくとも一方の電極は、前記半導体層の一部に形成されたn型又はp型領域によって形成されてなることを特徴とする電圧発生回路を備えた表示装置。

【請求項25】複数の走査線とデータ線との交点にマトリックス状に配列される表示画素と、該表示画素毎に備えられその印加電圧を制御する能動スイッチング素子と、前記複数の走査線を走査するとともに前記能動スイッチング素子を活性化するための駆動電圧を印加する走査線駆動回路と、該走査線駆動回路に電圧を出力する電圧発生回路とを備え、

前記電圧発生回路は、2つのキャパシタを有し、それらキャパシタの各一方の端子に接続された各別のノードを介して所定の電圧を発生するものであって、ソース端子及びドレイン端子の一方が前記ノードの1つに接続され、他方が前記電圧の出力端子とされるnチャネルトランジスタと、ソース端子及びドレイン端子の一方が同一 20のノードに接続され、他方が基準電位端子とされるpチャネルトランジスタとを有して、その各ゲート端子が可いに共通接続されてなるトランジスタ対を2組備え、前記各トランジスタ対のnチャネルトランジスタの前記電圧出力端子は共通接続されるとともに、前記各共通接続されたゲート端子はそれぞれ他の組のトランジスタ対が接続されたゲート端子はそれぞれ他の組のトランジスタ対が接続されたノードにクロス接続されて且つ、前記各キャパシタの各他方の端子に互いに位相の反転したクロック信号が印加される電圧発生回路を備えた表示装置。

【請求項26】請求項25記載の電圧発生回路を備えた 表示装置において、

少なくとも前記電圧発生回路はガラス基板上に形成され.

前記nチャネルトランジスタ及びpチャネルトランジス タは、前記ガラス基板上に形成された半導体層をその能 動層として形成され、

前記キャパシタの少なくとも一方の電極は、前記半導体層の一部に形成されたn型又はp型領域によって形成されてなることを特徴とする電圧発生回路を備えた表示装置。

【請求項27】複数の走査線とデータ線との交点にマトリックス状に配列される表示画素と、該表示画素毎に備えられその印加電圧を制御する能動スイッチング素子と、前記複数の走査線を走査するとともに前記能動スイッチング素子を活性化するための駆動電圧を印加する走査線駆動回路と、該走査線駆動回路に電圧を出力する電圧発生回路とを備え、

前記電圧発生回路は、キャパシタを有し、該キャパシタ の一方の端子に接続されたノードを介して所定の電圧を 発生するものであって、ソース端子及びドレイン端子の 一方が前記ノードに接続され、他方が前記電圧の出力端子とされる第1のnチャネルトランジスタと、ソース端子及びドレイン端子の一方及びゲート端子が前記ノードに接続され、ソース端子及びドレイン端子の他方が基準電位端子とされる第2のnチャネルトランジスタとを備え、前記第1のnチャネルトランジスタのゲート端子と前記キャパシタの他方の端子とに互いに位相の反転したクロック信号が印加される電圧発生回路を備えた表示装置。

10 【請求項28】請求項27記載の電圧発生回路を備えた 表示装置において、

少なくとも前記電圧発生回路はガラス基板上に形成され.

前記第1及び第2のnチャネルトランジスタは、前記ガラス基板上に形成された半導体層をその能動層として形成され、

前記キャパシタの少なくとも一方の電極は前記半導体層の一部に形成されたn型領域によって形成されてなることを特徴とする電圧発生回路を備えた表示装置。

70 【請求項29】複数の走査線とデータ線との交点にマトリックス状に配列される表示画素と、該表示画素毎に備えられその印加電圧を制御する能動スイッチング素子と、前記複数の走査線を走査するとともに前記能動スイッチング素子を活性化するための駆動電圧を印加する走査線駆動回路と、該走査線駆動回路に電圧を出力する電圧発生回路とを備え、

前記電圧発生回路は、2つのキャパシタを有し、それらキャパシタの各一方の端子に接続された各別のノードを介して所定の電圧を発生するものであって、ソース端子30及びドレイン端子の一方が前記ノードの1つに接続され、他方が前記電圧の出力端子とされる第1のnチャネルトランジスタと、ソース端子及びドレイン端子の一方が基準電位端子とされる第2のnチャネルトランジスタとを有するトランジスタ対を2組備え、前記各トランジスタ対の第1のnチャネルトランジスタ対の第1のnチャネルトランジスタ対の第1のnチャネルトランジスタが使っトランジスタの前記電圧出力端子は共通接続されるととは、前記各第1のnチャネルトランジスタのゲートに、前記各第1のnチャネルトランジスタのゲートにはそれぞれ他の組のトランジスタ対が接続されたノード40にクロス接続されて且つ、前記各キャパシタの各他方の端子に互いに位相の反転したクロック信号が印加される

【請求項30】請求項29記載の電圧発生回路を備えた表示装置において、

電圧発生回路を備えた表示装置。

少なくとも前記電圧発生回路はガラス基板上に形成され.

前記各第1及び各第2のnチャネルトランジスタは各々前記ガラス基板上に形成された半導体層をその能動層として形成され、

発生するものであって、ソース端子及びドレイン端子の 50 前記キャパシタの少なくとも一方の電極は前記半導体層

(6)

9 の一部に形成されたn型領域によって形成されてなるこ とを特徴とする電圧発生回路を備えた表示装置。

【請求項31】請求項23~30のいずれか1項に記載 の電圧発生回路を備えた表示装置において、

前記電圧発生回路に前記クロック信号として印加する信 号のレベルを昇圧変換するレベル変換回路を更に備える ことを特徴とする電圧発生回路を備えた表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明はキャパシタを使用 した電圧発生回路及び同電圧発生回路を備えた表示装置 に関する。

[0002]

【従来の技術】図37に、このようなキャパシタを使用 した従来の電圧発生回路の一例を示す。同図37に示さ れるようにこの電圧発生回路は、キャパシタ(ポンピン グキャパシタ) cp1、第1、第2のpチャネルMOS (Metal Oxide Semiconductor) トランジスタ p t 1, pt2及びインバータ回路inv1等を備えて構成 される。

【0003】ここで、上記第1のpチャネルMOSトラ ンジスタ (駆動トランジスタ) ptlのドレイン端子D がノードnd1に接続され、そのソース端子Sが負電圧 VBBの出力端子30とされる。また、上記第2のpチ ャネルMOSトランジスタpt2のソース端子Sがノー ドndlに接続され、そのドレイン端子Dが接地端子と される。

【0004】また上記キャパシタcp1はpチャネルM OSトランジスタのソース端子及びドレイン端子間が接 続されたものとして形成されており、そのゲート端子G がノードnd1に接続されている。また、キャパシタc p1とインバータ回路inv1には入力端子10を介し てクロック信号CLKが入力される。

【0005】次に、このように構成される電圧発生回路 による電圧 (負電圧) の発生動作の概要を説明する。ク ロック信号CLKが論理「ロー」(以下、単に「L」と 記す)レベルになると、ノードnd1の電位Vn1が低 下して負電圧となる。このノード電位Vnlが第1のp チャネルMOSトランジスタpt1のソース端子Sの電 位VBBより同トランジスタpt1のしきい値電圧Vt hp1分を越えて低下すると、同トランジスタpt1が 「ON(オン)」し、このとき、ソース端子S側からキ ャパシタcp1の容量に比例した電荷がノードnd1側 に流れ込む。そして、この電荷は、第2のpチャネルM OSトランジスタpt2が「OFF(オフ)」状態にあ るため、キャパシタcp1に溜め込まれ、それに応じて ノード電位 Vn1 が上昇する。

【0006】次に、クロック信号CLKが論理「ハイ」 (以下、単に「H」と記す)レベルになると、それに対 の「H」レベル (VDD) に相当する分だけ底上げされ 更に上昇する。また、このクロック信号CLKが「H」 レベルになると、前記インバータ回路invlを介して 第2のpチャネルMOSトランジスタpt2が「ON (オン)」し、このときキャパシタcp1に溜め込まれ た電荷がGND (グランド) に引き抜かれることとな り、それに伴ってノード電位Vn1は低下する。

【0007】このようにして、クロック信号CLKの1 サイクル毎に第1のpチャネルMOSトランジスタpt 1のソース端子Sの電荷をGNDに汲み出すことによっ て、同ソース端子Sを負電圧化するようにしている。

【0008】また上記従来の電圧発生回路のポンピング 効率を向上させた例として、図38に示されるような電 圧発生回路も知られている。ここでは、上記従来の電圧 発生回路を2組み使用し、その各ポンピングキャパシタ cp1, cp2の端子に互いに位相の反転したクロック 信号を印加するようにしてそのポンピング効率を向上さ せ、所定負電圧を得るまでの時間を短縮するようにして いる。

20 [0009]

【発明が解決しようとする課題】ところで、上述した従 来の電圧発生回路にあっては、簡単な構成で電圧(負電 圧)を効果的に発生できるといえ、その到達負電圧(V BB) の理論値が (-VDD+Vthp1) となり最大 理論値 (-VDD) より第1のpチャネルMOSトラン ジスタρt1のしきい値電圧Vthp1分だけ浅くな

【0010】また、出力負電圧VBBが低くなるにした がって、第1のpチャネルMOSトランジスタptlの 30 ソース端子Sとノードnd1間の電位差が小さくなり、 すなわち同トランジスタptlのゲート・ソース間電圧 が小さくなり、同トランジスタpt1の駆動能力が低下 することともなる。

【OO11】また、近年、DRAMのワード線を負バイ アス制御する際に必要とされる電流駆動能力の観点や、 あるいは液晶表示装置等において、その低消費電力化や 画素トランジスタの動作マージンの確保等の観点から、 電流駆動能力の高い電圧発生回路が必要となってきてお り、このような要求に対して上記従来の電圧発生回路に 40 よっては、十分に対応しきれないものともなっている。 なお、このような実情は、上記負電圧を発生する回路に は限られない。

【0012】本発明は上記実情に鑑みてなされたもので あり、その目的とするところは、要求に対する高い到達 電圧が得られるとともに大きな電流駆動能力を有する電 圧発生回路及び同電圧発生回路を備えた表示装置を提供 することにある。

[0013]

【課題を解決するための手段】以下、上記目的を達成す 応してノード電位Vn1は、さらにクロック信号CLK 50 るための手段及びその作用効果について記載する。請求 項1に記載の発明においては、キャパシタを有し、該キャパシタの一方の端子に接続されたノードを介して所定の電圧を発生する電圧発生回路であって、ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が前記電圧の出力端子とされるnチャネルトランジスタと、ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が基準電位端子とされるpチャネルトランジスタとを備え、前記nチャネルトランジスタ及びpチャネルトランジスタの各ゲート端子は共通接続されるとともに、該共通接続されたゲート端子と前記キャパシ 10 タの他方の端子とに互いに位相の反転したクロック信号が印加されることをその要旨とする。

【0014】同構成によれば、電圧発生回路として駆動トランジスタ(nチャネルトランジスタ)のしきい値Vthに影響されない出力電圧値が得られるようになる。また、例えば負電圧を発生させる場合、出力負電圧値が低くなっても駆動トランジスタは確実に「ON」するため、出力負電圧の値にかかわらず同トランジスタの駆動能力は十分確保されるようになる。また、駆動トランジスタとしてpチャネルトランジスタを用いた場合に比べ、電圧発生回路としての動作速度を高速化でき、また駆動能力も高めることもできる。さらに、pチャネルトランジスタと同等の能力をnチャネルトランジスタで確保する場合にあっては、その素子面積を小面積化することもできる。

【0015】また請求項2に記載の発明においては、請求項1記載の電圧発生回路において、当該回路は3重ウェル構造を有するP形半導体基板上に形成され、前記nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、前記キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタMOSFETのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接続されてなることをその要旨とする。

【0016】また請求項3に記載の発明においては、請求項1記載の電圧発生回路において、当該回路は2重ウェル構造を有するN半導体基板上に形成され、前記nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、前記キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接

続されてなることをその要旨とする。

【0017】また請求項4に記載の発明においては、請求項1記載の電圧発生回路において、当該回路はガラス基板上に形成され、前記nチャネルトランジスタ及びpチャネルトランジスタは、前記ガラス基板上に形成された半導体層をその能動層として形成され、前記キャパシタの少なくとも一方の電極は、前記半導体層の一部に形成されたn型又はp型領域によって形成されてなることをその要旨とする。

【0018】上記請求項2~4に記載の発明の各構成に よっても、請求項1記載の発明と同様な作用効果を得る ことができる。また請求項5に記載の発明においては、 2つのキャパシタを有し、それらキャパシタの各一方の 端子に接続された各別のノードを介して所定の電圧を発 生する電圧発生回路であって、ソース端子及びドレイン 端子の一方が前記ノードの1つに接続され、他方が前記 電圧の出力端子とされるnチャネルトランジスタと、ソ ース端子及びドレイン端子の一方が同一のノードに接続 され、他方が基準電位端子とされるpチャネルトランジ 20 スタとを有して、その各ゲート端子が互いに共通接続さ れてなるトランジスタ対を2組備え、前記各トランジス タ対のnチャネルトランジスタの前記電圧出力端子は共 通接続されるとともに、前記各共通接続されたゲート端 子はそれぞれ他の組のトランジスタ対が接続されたノー ドにクロス接続されて且つ、前記各キャパシタの他方の 端子に互いに位相の反転したクロック信号が印加される ことをその要旨とする。

【0019】同構成によれば、上記請求項1にの発明と同様な作用効果を得ることができるとともに、クロック信号の半サイクル毎に目標電圧発生にかかるポンピング動作が行われため、より効率的にポンピングを行うことのできるようになる。その結果、目標出力電圧に到達する速度を早めることができる。

【0020】また請求項6に記載の発明においては、請求項5記載の電圧発生回路において、当該回路は3重ウェル構造を有するP形半導体基板上に形成され、前記各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、の前記各pチャネルトランジスタはN型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記各クロック信号が該N型ウェルに印加され、前記各キャパシタはN型ウェル上に別途形成されるpチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることをその要旨とする。

シタはP型ウェル上に別途形成されるnチャネルトラン 【0021】また請求項7に記載の発明においては、請 ジスタのソース端子及びドレイン端子が共通接続された 求項5記載の電圧発生回路において、当該回路は3重ウ ものとして形成され、そのゲート端子が前記ノードに接 50 ェル構造を形成するP形半導体基板上に形成され、前記 各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、前記各pチャネルトランジスタはN型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、前記各キャパシタはN型ウェル上に別途形成されるpチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることをその要旨とする。

【0022】また請求項8に記載の発明においては、請求項5記載の電圧発生回路において、当該回路は3重ウェル構造を形成するP形半導体基板上に形成され、前記各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、前記各pチャネルトランジスタはN型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、前記各キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることをその要旨とする。

【0023】また請求項9に記載の発明においては、請求項5記載の電圧発生回路において、当該回路は2重ウェル構造を形成するP形半導体基板上に形成され、前記各nチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために正電位が該N型ウェルに印加され、前記各キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、その各ゲート端子が前記各ノードに接続されてなることをその要旨とする。

【0024】また請求項10に記載の発明においては、 請求項5記載の電圧発生回路において、当該回路はシリコン基板上に形成された絶縁膜上に形成され、前記各n チャネルトランジスタ及び各pチャネルトランジスタ は、前記絶縁膜上に形成された半導体層をその能動層と して形成され、前記各キャパシタの少なくとも一方の電 極は、前記半導体層の一部に形成されたn型又はp型領域によって形成されてなることをその要旨とする。

【0025】また請求項11に記載の発明においては、 請求項5記載の電圧発生回路において、当該回路はガラ ス基板上に形成され、前記各nチャネルトランジスタ及 び各pチャネルトランジスタは、前記ガラス基板上に形 成された半導体層をその能動層として形成され、前記各 キャパシタの少なくとも一方の電極は、前記半導体層の 一部に形成されたn型又はp型領域によって形成されてなることをその要旨とする。

【0026】上記請求項6~11に記載の発明の各構成によっても、請求項5記載の発明と同様な作用効果を得ることができる。また請求項12に記載の発明においては、キャパシタを有し、該キャパシタの一方の端子に接続されたノードを介して所定の電圧を発生する電圧発生回路であって、ソース端子及びドレイン端子の一方が前記ノードに接続され、他方が前記電圧の出力端子とされる第1のnチャネルトランジスタと、ソース端子及びドレイン端子の一方及びゲート端子が前記ノードに接続され、ソース端子及びドレイン端子の他方が基準電位端子とされる第2のnチャネルトランジスタとを備え、前記第1のnチャネルトランジスタのゲート端子と前記キャパシタの他方の端子とに互いに位相の反転したクロック信号が印加されることをその要旨とする。

【0027】請求項1記載の発明のpチャネルトランジスタを上記第2のnチャネルトランジスタに置き換える同構成によっても、同請求項1記載の発明とほぼ同様な作用効果を得ることができる。

【0028】また請求項13に記載の発明においては、 請求項12記載の電圧発生回路において、当該回路は3 重ウェル構造を有するP形半導体基板上に形成され、前 記第1のnチャネルトランジスタはP型ウェル上にMO SFETとして形成されるとともに、そのバックゲート 電位を得るために前記電圧出力端子が該P型ウェルに接続され、前記第2のnチャネルトランジスタはP型ウェルに接続され、前記第2のnチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記ノードが該P型ウェル に接続され、前記キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接続されてなることをその要旨とする。

【0029】また請求項14に記載の発明においては、請求項12記載の電圧発生回路において、当該回路は2重ウェル構造を有するN形半導体基板上に形成され、前記第1のnチャネルトランジスタはP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために前記電圧出力端子が該P型ウェルに接続され、前記第2のnチャネルトランジスタはP型ウェルに接続され、前記キャパシタはP型ウェル上に別途形成されるとともに、そのバックゲート電位を得るために前記ノードが該P型ウェルに接続され、前記キャパシタはP型ウェル上に別途形成されるnチャネルトランジスタのソース端子及びドレイン端子が共通接続されたものとして形成され、そのゲート端子が前記ノードに接続されてなることをその要旨とする。

【0030】また請求項15に記載の発明においては、 50 請求項12記載の電圧発生回路において、当該回路はガ

ラス基板上に形成され、前記第1及び第2のnチャネル トランジスタは、前記ガラス基板上に形成された半導体 層をその能動層として形成され、前記キャパシタの少な くとも一方の電極は前記半導体層の一部に形成されたn 型領域によって形成されてなることをその要旨とする。

【0031】上記請求項13~15に記載の発明の各構 成によっても、請求項12記載の発明と同様な作用効果 を得ることができる。また請求項16に記載の発明にお いては、2つのキャパシタを有し、それらキャパシタの 各一方の端子に接続された各別のノードを介して所定の 電圧を発生する電圧発生回路であって、ソース端子及び ドレイン端子の一方が前記ノードの1つに接続され、他 方が前記電圧の出力端子とされる第1のnチャネルトラ ンジスタと、ソース端子及びドレイン端子の一方及びゲ ート端子が同一のノードに接続され、ソース端子及びド レイン端子の他方が基準電位端子とされる第2のnチャ ネルトランジスタとを有するトランジスタ対を2組備 え、前記各トランジスタ対の第1のnチャネルトランジ スタの前記電圧出力端子は共通接続されるとともに、前 記各第1のnチャネルトランジスタのゲート端子はそれ 20 いに位相の反転したクロック信号を形成するためのイン ぞれ他の組のトランジスタ対が接続されたノードにクロ ス接続されて且つ、前記各キャパシタの各他方の端子に 互いに位相の反転したクロック信号が印加されることを その要旨とする。

【0032】上記請求項5記載の発明のpチャネルトラ ンジスタをnチャネルトランジスタに置き換える同構成 によっても、同請求項5記載の発明とほぼ同様な作用効 果を得ることができる。

【0033】また請求項17に記載の発明においては、 請求項16記載の電圧発生回路において、当該回路は3 重ウェル構造を有するP形半導体基板上に形成され、前 記各第1のnチャネルトランジスタはP型ウェル上にM OSFETとして形成されるとともに、そのバックゲー ト電位を得るために前記電圧出力端子が該P型ウェルに 接続され、前記各第2のnチャネルトランジスタはP型 ウェル上にMOSFETとして形成されるとともに、そ のバックゲート電位を得るために前記ノードが該P型ウ エルに接続され、前記各キャパシタはP型ウェル上に別 途形成されるnチャネルトランジスタのソース端子及び ドレイン端子が共通接続されたものとして形成され、そ の各ゲート端子が前記各ノードに接続されてなることを その要旨とする。

【0034】また請求項18に記載の発明においては、 請求項16記載の電圧発生回路において、当該回路は2 重ウェル構造を有するN形半導体基板上に形成され、前 記名第1のnチャネルトランジスタはP型ウェル上にM OSFETとして形成されるとともに、そのバックゲー ト電位を得るために前記電圧出力端子が該P型ウェルに 接続され、前記各第2のnチャネルトランジスタはP型 のバックゲート電位を得るために前記ノードが該P型ウ エルに接続され、前記各キャパシタはP型ウェル上に別 途形成されるnチャネルトランジスタのソース端子及び ドレイン端子が共通接続されたものとして形成され、そ の各ゲート端子が前記各ノードに接続されてなることを その要旨とする。

【0035】また請求項19に記載の発明においては、 請求項16記載の電圧発生回路において、当該回路はガ ラス基板上に形成され、前記各第1及び各第2のnチャ 10 ネルトランジスタは各々前記ガラス基板上に形成された 半導体層をその能動層として形成され、前記キャパシタ の少なくとも一方の電極は前記半導体層の一部に形成さ れたn型領域によって形成されてなることをその要旨と する。

【0036】上記請求項17~19に記載の発明の各構 成によっても、請求項16記載の発明と同様な作用効果 を得ることができる。また請求項20に記載の発明にお いては、請求項1~19のいずれか1項に記載の電圧発 生回路において、1つのクロック信号に基づいて前記互 バータ回路を更に備えることをその要旨とする。

【0037】同構成によれば、クロック入力信号を1つ にできるため、同クロック入力信号を2つとする場合に 比べ、外部回路の構成を簡単にすることができる。ま た、インバータを介した遅延効果を利用して効率的に電 圧を発生させることができるようになる。

【0038】また請求項21に記載の発明においては、 請求項1~19のいずれか1項に記載の電圧発生回路に おいて、前記互いに位相の反転したクロック信号は、そ 30 の位相反転時、各クロック信号が共に論理「ロー」レベ ルとなる期間を有するように形成されることをその要旨 とする。

【0039】同構成によれば、各クロック信号が共に論 理「ロー」レベルとなる期間を有すことにより、例えば 駆動トランジスタを確実に「OFF(オフ)」させてか ち上記ノードを正電圧にできること等によって、効率的 に負電圧を発生させることができるようになる。

【0040】また請求項22に記載の発明においては、 請求項1~19のいずれか1項に記載の電圧発生回路に おいて、1つのクロック信号に基づいて、前記互いに位 相の反転したクロック信号を形成するための論理回路 と、前記各クロック信号の位相反転時、それらクロック 信号が共に論理「ロー」レベルとなる期間を有するよう に期間調整する遅延回路とを更に備えることをその要旨 とする。

【0041】同構成によれば、1つのクロック信号に基 づいて、上記各クロック信号が共に論理「ロー」レベル となる期間を有するよう一対のクロック信号を容易且つ 自動的に生成される。

ウェル上にMOSFETとして形成されるとともに、そ 50 【0042】また請求項23に記載の発明においては、

複数の走査線とデータ線との交点にマトリックス状に配 列される表示画素と、該表示画素毎に備えられその印加 電圧を制御する能動スイッチング素子と、前記複数の走 査線を走査するとともに前記能動スイッチング素子を活 性化するための駆動電圧を印加する走査線駆動回路と、 該走査線駆動回路に電圧を出力する電圧発生回路とを備 え、前記電圧発生回路は、キャパシタを有し、該キャパ シタの一方の端子に接続されたノードを介して所定の電 圧を発生するものであって、ソース端子及びドレイン端 子の一方が前記ノードに接続され、他方が前記電圧の出 力端子とされるnチャネルトランジスタと、ソース端子 及びドレイン端子の一方が前記ノードに接続され、他方 が基準電位端子とされるpチャネルトランジスタとを備 え、前記nチャネルトランジスタ及びpチャネルトラン ジスタの各ゲート端子は共通接続されるとともに、該共 通接続されたゲート端子と前記キャパシタの他方の端子 とに互いに位相の反転したクロック信号が印加されるこ とをその要旨とする。

17

【0043】また請求項24に記載の発明においては、 請求項23記載の電圧発生回路を備えた表示装置におい 20 て、少なくとも前記電圧発生回路はガラス基板上に形成 され、前記nチャネルトランジスタ及びpチャネルトラ ンジスタは、前記ガラス基板上に形成された半導体層を その能動層として形成され、前記キャパシタの少なくと も一方の電極は、前記半導体層の一部に形成された n型 又はp型領域によって形成されてなることをその要旨と する。

【0044】また請求項25に記載の発明においては、 複数の走査線とデータ線との交点にマトリックス状に配 列される表示画素と、該表示画素毎に備えられその印加 電圧を制御する能動スイッチング素子と、前記複数の走 査線を走査するとともに前記能動スイッチング素子を活 性化するための駆動電圧を印加する走査線駆動回路と、 該走査線駆動回路に電圧を出力する電圧発生回路とを備 え、前記電圧発生回路は、2つのキャパシタを有し、そ れらキャパシタの各一方の端子に接続された各別のノー ドを介して所定の電圧を発生するものであって、ソース 端子及びドレイン端子の一方が前記ノードの1つに接続 され、他方が前記電圧の出力端子とされるnチャネルト ランジスタと、ソース端子及びドレイン端子の一方が同 ーのノードに接続され、他方が基準電位端子とされる p チャネルトランジスタとを有して、その各ゲート端子が 互いに共通接続されてなるトランジスタ対を2組備え、 前記各トランジスタ対のnチャネルトランジスタの前記 電圧出力端子は共通接続されるとともに、前記各共通接 続されたゲート端子はそれぞれ他の組のトランジスタ対 が接続されたノードにクロス接続されて且つ、前記各キ ャパシタの各他方の端子に互いに位相の反転したクロッ ク信号が印加されることをその要旨とする。

【0045】また請求項26に記載の発明においては、

請求項25記載の電圧発生回路を備えた表示装置において、少なくとも前記電圧発生回路はガラス基板上に形成され、前記各nチャネルトランジスタ及び各pチャネルトランジスタは、前記ガラス基板上に形成された半導体層をその能動層として形成され、前記各キャパシタの少なくとも一方の電極は、前記半導体層の一部に形成されたn型又はp型領域によって形成されてなることをその要旨とする。

【0046】また請求項27に記載の発明においては、 複数の走査線とデータ線との交点にマトリックス状に配 列される表示画素と、該表示画素毎に備えられその印加 電圧を制御する能動スイッチング素子と、前記複数の走 査線を走査するとともに前記能動スイッチング素子を活 性化するための駆動電圧を印加する走査線駆動回路と、 該走査線駆動回路に電圧を出力する電圧発生回路とを備 え、前記電圧発生回路は、キャパシタを有し、該キャパ シタの一方の端子に接続されたノードを介して所定の電 圧を発生するものであって、ソース端子及びドレイン端 子の一方が前記ノードに接続され、他方が前記電圧の出 力端子とされる第1のnチャネルトランジスタと、ソー ス端子及びドレイン端子の一方及びゲート端子が前記ノ ードに接続され、ソース端子及びドレイン端子の他方が 基準電位端子とされる第2のnチャネルトランジスタと を備え、前記第1のnチャネルトランジスタのゲート端 子と前記キャパシタの他方の端子とに互いに位相の反転 したクロック信号が印加されることをその要旨とする。

【0047】また請求項28に記載の発明においては、 請求項27記載の電圧発生回路を備えた表示装置におい て、少なくとも前記電圧発生回路はガラス基板上に形成 され、前記第1及び第2のnチャネルトランジスタは、 前記ガラス基板上に形成された半導体層をその能動層と して形成され、前記キャパシタの少なくとも一方の電極 は前記半導体層の一部に形成されたn型領域によって形 成されてなることをその要旨とする。

【0048】また請求項29に記載の発明においては、 複数の走査線とデータ線との交点にマトリックス状に配 列される表示画素と、該表示画素毎に備えられその印加 電圧を制御する能動スイッチング素子と、前記複数の走 査線を走査するとともに前記能動スイッチング素子を活 性化するための駆動電圧を印加する走査線駆動回路と、 該走査線駆動回路に電圧を出力する電圧発生回路とを備 え、前記電圧発生回路は、2つのキャパシタを有し、そ れらキャパシタの各一方の端子に接続された各別のノー ドを介して所定の電圧を発生するものであって、ソース 端子及びドレイン端子の一方が前記ノードの1つに接続 され、他方が前記電圧の出力端子とされる第1のnチャ ネルトランジスタと、ソース端子及びドレイン端子の一 方及びゲート端子が同一のノードに接続され、ソース端 子及びドレイン端子の他方が基準電位端子とされる第2 50 の n チャネルトランジスタとを有するトランジスタ対を

2組備え、前記各トランジスタ対の第1のn チャネルト ランジスタの前記電圧出力端子は共通接続されるととも に、前記各第1のnチャネルトランジスタのゲート端子 はそれぞれ他の組のトランジスタ対が接続されたノード にクロス接続されて且つ、前記各キャパシタの各他方の 端子に互いに位相の反転したクロック信号が印加される ことをその要旨とする。

19

【0049】また請求項30に記載の発明においては、 請求項29記載の電圧発生回路を備えた表示装置におい て、少なくとも前記電圧発生回路はガラス基板上に形成 10 され、前記各第1及び各第2のnチャネルトランジスタ は各々前記ガラス基板上に形成された半導体層をその能 動層として形成され、前記キャパシタの少なくとも一方 の電極は前記半導体層の一部に形成されたn型領域によ って形成されてなることをその要旨とする。

【0050】上記請求項23~30に記載の発明の各構 成によれば、例えば上記電圧発生回路を液晶表示装置に 搭載し負電圧を発生させる場合、その走査線に印加する 電圧の電圧幅を、例えば所定負電圧から電源電圧の半分 能動スイッチング素子のオフ動作マージンを増加させる ことができるようになる。また、通常負電荷溜め込み用 素子として当該表示装置の外部に外付けコンデンサを設 けることが多いが、そのような外付けコンデンサの容量 を低減して同コンデンサを小型したり、あるいは割愛で きるようになる。また、液晶表示装置にとってその電源 投入時、上記負電圧はできるだけ早期に立ち上ることが 求められるが、上記電圧発生回路によれば、その効率的 なポンピング動作によって同負電圧を早期に供給できる きい電圧発生回路を液晶表示装置に搭載することによっ て、同表示装置としての表示品質を向上させることがで きるようにもなる。

【0051】また請求項31に記載の発明においては、 請求項23~30のいずれか1項に記載の電圧発生回路 を備えた表示装置において、前記電圧発生回路に前記ク ロック信号として印加する信号のレベルを昇圧変換する レベル変換回路を更に備えることをその要旨とする。

【0052】同構成によれば、このようなレベル変換回 路を備えることにより、表示装置に要求される電圧(例 40 えば、所定負電圧)を上記電圧発生回路によって適宜発 生させることができるようになる。

[0053]

【発明の実施の形態】 (第1の実施の形態) 以下、本発 明にかかる電圧発生回路の第1の実施の形態を、図1~ 図4を参照して説明する。

【0054】まず、図1を参照して、本第1の実施の形 態にかかる電圧発生回路の基本構成を説明する。同図1 に示されるようにこの電圧発生回路は、キャパシタ (ポ ジスタNT1、及びp チャネルMOSトランジスタPT 1 等を備えて構成される。

【0055】ここで、上記nチャネルMOSトランジス タ (駆動トランジスタ) NT1のソース端子Sがノード ND1に接続され、そのドレイン端子Dが負電圧VBB の出力端子3とされる。また、上記pチャネルMOSト ランジスタPT1のソース端子SがノードND1に接続 され、そのドレイン端子Dが接地端子(基準電位端子) とされる。そして、このnチャネルトMOSランジスタ NT1及びpチャネルMOSトランジスタPT1の各ゲ ート端子Gは共通接続され、その共通接続点はクロック 入力端子2に接続される。

【0056】また、上記ノードND1にはキャパシタC P1の一方の電極が接続され、他方の電極はクロック入 力端子1に接続される。そしてこのクロック入力端子1 と上記クロック入力端子2とに互いに位相の反転したク ロック信号 CLK、 / CLK (「/」は論理反転を示 す)が印加される。なお、キャパシタCP1は、nチャ ネルトMOSランジスタ、あるいはpチャネルMOSト までの電圧幅を印加することによって、低消費電力化や 20 ランジスタのソース端子及びドレイン端子を共通接続す るかたちで形成されるものであってもよい。

> 【0057】次に、このように構成される本実施の形態 の電圧発生回路による電圧(負電圧)の発生動作の概要 を図2のタイミングチャートを参照して説明する。な お、同図2(a), (b) に示される本実施の形態に使 用されるクロック信号CLK、/CLKは、単に互いの 位相を反転したものである。

【0058】同図2に示す時刻 t 1においてクロック信 号CLKが「L」レベル (0ボルト) に変化し始める ようになる。さらに、このように駆動電流(能力)の大 30 と、ノードND1の電位VN1が低下して負電圧となる (図2(a), 図2(c)参照)。このときクロック信 号/CLKが「H」レベル (VDD) になると、nチャ ネルMOSトランジスタNT1が「ON」し、このと き、同トランジスタNT1のドレイン端子D側からキャ パシタCP1の容量に比例した電荷がノードND1側に 流れ込む。そして、この電荷は、pチャネルMOSトラ ンジスタPT1が「OFF」状態にあるため、キャパシ タCP1に溜め込まれ、それに応じてノード電位VN1 が上昇するようになる(図2(c)参照)。

> 【0059】次に、時刻t2にクロック信号CLKが 「H」レベルに変化し始めると、それに対応してノード 電位VN1は、さらにクロック信号CLKの「H」レベ ル(VDD)に相当する分だけ底上げされ更に上昇す る。また、このクロック信号CLKが「H」レベルにな ると、pチャネルMOSトランジスタPT1が「ON」 し、このときキャパシタCP1に溜め込まれた電荷がG NDに引き抜かれることとなり、それに伴ってノード電 位VN1は低下するようになる(図2(c)参照)。

【0060】続いて、時刻t3において再びクロック信 ンピングキャパシタ)CP1、nチャネルMOSトラン 50 号CLKが「L」レベルに変化し始めると、先の時刻t

1 で説明したのと同様な動作が行われる。このような動 作の繰り返しにより、クロック信号CLK、/CLKの 1 サイクル毎にnチャネルMOSトランジスタNT1の ドレイン端子Dの電荷をGNDに汲み出すことによっ て、同ドレイン端子Dの電圧VBBを負電圧化するよう にしている。

【0061】このとき上記構成の本実施の形態の電圧発 生回路において、負電圧VBBの到達電圧の理論値は、 (-VDD+Vthp2)となる。

【0062】また、出力負電圧VBBが低くなってもn チャネルMOSトランジスタNT1を「ON」させるソ ース端子Sとゲート端子G間の電位差はクロック信号/ CLKによって与えられるため、出力負電圧VBBの値 にかかわらず同トランジスタNT1の駆動能力は十分確 保されるようになる。

【0063】また、駆動トランジスタとして、nチャネ ルトランジスタの特性からpチャネルトランジスタに比 べ、その動作速度を高速化でき、また駆動能力も高める こともできる。さらに、pチャネルトランジスタと同等 の能力をnチャネルトランジスタで確保する場合にあっ ては、その素子面積を小面積化することもできる。

【0064】次に、図3を参照して半導体基板上に形成 された本実施の形態の電圧発生回路の断面構造の概要を 説明する。なお、その等価回路を図4に示す。同図3に 示されるように、同電圧発生回路はP型ウェル・N型ウ ェル・P型ウェル(Pーウェル・Nーウェル・Pーウェ ル) の3重ウェル構造を有するP型シリコン基板上に形 成されている。

【0065】ここで、前記nチャネルトランジスタNT 1はP型ウェル上にMOSFETとして形成されるとと もに、そのバックゲート電位を得るためにドレイン端子 D(電圧出力端子)が該P型ウェルに接続されている。

【0066】また前記pチャネルトランジスタPT1は N型ウェル上にMOSFETとして形成されるととも に、そのバックゲート電位を得るために、正電位が該N 型ウェルに印加されている。

【0067】また、キャパシタCP1はP型ウェル上に 別途形成されるnチャネルMOSFETのソース端子及 びドレイン端子が共通接続されたものとして形成され、 そのゲート端子Gが前記ノードND1に接続されてい る。

【0068】以上説明したように、第1の実施の形態の 電圧発生回路によれば、以下のような効果を得ることが できる。

【00.69】(1)出力負電圧VBBが低くなってもn チャネルMOSトランジスタNT1は確実に「ON」す るため、出力負電圧VBBの値にかかわらず同トランジ スタNT1の駆動能力は十分確保されるようになる。

【0070】(2)また、駆動トランジスタとしてpチ

としての動作速度を高速化でき、また駆動能力も高める こともできる。さらに、pチャネルトランジスタと同等 の能力をnチャネルトランジスタで確保する場合にあっ ては、その素子面積を小面積化することもできる。

【0071】なお、上記第1の実施の形態は以下のよう な形態で実施することもできる。・上記第1の実施の形 態においては、電圧発生回路を3重ウェル構造を有する P形シリコン基板上に形成する例を示したがこれに限ら れない。その他、図5に示すように、同電圧発生回路を 10 N-ウェル・Pウェルの2重ウェル構造を有するN型シ リコン基板上に形成されるものであってもよい。

【0072】・また、同電圧発生回路は図6に示すよう に、ガラス基板上に形成されるものであってもよい。こ こでは、n チャネルトランジスタNT1及びpチャネル トランジスタPT1は、前記ガラス基板上の層間絶縁膜 101内に、多結晶あるいはアモルファスシリコン等の 半導体層をその能動層(ソース・ドレイン領域)として 形成される。ここで各トランジスタNT1, PT1のゲ ート電極Gは、例えば金属クロム(Cr)薄膜によって 20 形成される。なおこのゲート電極Gは、シリサイド薄膜 等であってもよい。

【0073】また、前記キャパシタCP1も前記ガラス 基板上に形成され、その少なくとも一方の電極(ここで は下部電極103)は上記半導体層の一部に形成された n型又はp型領域(ここではn領域)によって形成さ れ、その上部電極104は例えば上記金属クロム (C r) 薄膜によって形成される。また、同キャパシタCP 1の誘電体膜105は、例えば上記トランジスタNT 1, PT1のゲート電極酸化膜102と同一絶縁膜(例 30 えば、シリコン酸化膜)によって形成される。

【0074】 (第2の実施の形態) 以下、本発明にかか る電圧発生回路の第2の実施の形態を、図7を参照して 説明する。なお、ここでは先の図1に示した第1の実施 の形態の電圧発生回路との相違点を中心に説明し、同回 路と同一の構成要素についてはそれぞれ同一の符号を付 してその重複する説明を省略する。

【0075】第2の実施の形態と前記第1の実施形態と の構成上の相違点は次の点にある。 すなわち、図7に示 されるように、インバータINV1をさらに上記クロッ 40 ク入力端子1とキャパシタCP1との間に設けた点にあ る。

【0076】そのため、先の図1に示される互いに位相 の反転した一対のクロック信号 CLK, / CLKに代え て、当該電圧発生回路に入力されるクロック信号を1つ のクロック信号CLKのみにすることができる。なお、 本実施の形態の形態においては、クロック信号CLKを そのまま上記nチャネルトMOSランジスタNT1及び pチャネルMOSトランジスタPT1の各ゲート端子G の共通接続点に印加し、インバータINV1を介したク ャネルトランジスタを用いた場合に比べ、電圧発生回路 50 ロック信号CLKをキャパシタCP1に印加する。

【0077】このようなクロック信号CLKの印加態様により、インバータINV1を介した遅延効果を利用して効率的に負電圧を発生させることができる。すなわち、先の図2に示した時刻t2において、nチャネルトMOSランジスタNT1の導通状態を低減した状態で上記ノードND1を正電圧状態とすることができ、このときこの正電圧の影響がnチャネルトMOSランジスタNT1の負電圧状態にあるドレイン電極Dの及ぶことが抑制されるようになる。

23

【0078】以上説明したように、第2の実施の形態の 電圧発生回路によれば、上記第1の実施の形態の効果に 加え以下のような効果を得ることができる。

(1) クロック入力信号を1つにできるため、同クロック入力信号を2つとする場合に比べ、外部回路の構成を 簡単にすることができる。

【0079】(2)インバータINV1を介した遅延効果を利用して効率的に負電圧を発生させることができるようになる。なお、上記第2の実施の形態は以下のような形態で実施することもできる。・インバータINV1を介したクロック信号CLKを上記nチャネルトMOSランジスタNT1及びpチャネルMOSトランジスタPT1の各ゲート端子Gの共通接続点に印加するように、同インバータINV1を設けることもできる。

【0080】(第3の実施の形態)以下、本発明にかかる電圧発生回路の第3の実施の形態を図9~図13を照して説明する。なお、ここでも先の図1に示した第1の実施の形態の電圧発生回路との相違点を中心に説明し、同回路と同一の構成要素についてはそれぞれ同一の符号を付してその重複する説明を省略する。

【0081】この第3の実施の形態と前記第1の実施形態との構成上の相違点は次の点にある。すなわち、図9に示されるように、本実施の形態の電圧発生回路は、大きくは先の図1に示した電圧発生回路を一対使用した構成となっている点にある。そして、このような回路構成とすることにより、より効率的にポンピングを行うことのできる電圧発生回路を実現するものである。

【0082】本実施の形態の電圧発生回路は、2つのキャパシタ(ポンピングキャパシタ)CP1, CP2を有し、それらキャパシタCP1, CP2の各一方の端子に接続された各別ノードND1, ND2を介して所定の負電圧VBBを発生するものである。

【0083】そして、ソース端子Sが前記ノードND1,ND2の1つに接続され、他方が負電圧の出力端子とされるnチャネルトランジスタ(NT1,NT2)と、ソース端子Sがその同一のノードに接続され、他方が接地端子(基準電位端子)とされるpチャネルトランジスタ(PT1,PT2)とを有して、その各ゲート端子Gが互いに共通接続されてなる2組みのトランジスタ対(NT1,PT1)、(NT2,PT2)を備えている。

【0084】また、前記各トランジスタ対のnチャネルトランジスタ(NT1,NT2)のドレイン端子(電圧出力端子)は共通接続されるとともに、上記各共通接続されたゲート端子Gはそれぞれ他の組のトランジスタ対が接続されたノードにクロス接続されている。

【0085】さらに、前記各キャパシタCP1, CP2の前記ノードND1, ND2に接続されない側の端子は、互いに位相の反転したクロック信号CLK, /CLKが印加されるクロック信号入力端子1, 2とされる。

【0086】次に、このように構成される本実施の形態の電圧発生回路による負電圧の発生動作の概要を図10に示すタイミングチャートを参照して説明する。同図10に示す時刻 t1においてクロック信号CLKが「L」レベル (0ボルト)に変化し始めると、ノードND1の電位VN1が低下して負電圧となり(図10(a),

(c)参照)、それに伴ってnチャネルMOSトランジスタNT2が「OFF」状態に移行するとともにpチャネルMOSトランジスタPT2が「ON」状態に移行する。また、クロック信号/CLKが「H」レベル(VDD)に変化し始めると、ノードND2の電位VN2は、クロック信号/CLKの「H」レベル(VDD)に相当する分だけ底上げされ上昇し(図10(b),(d)参照)、それに伴ってnチャネルMOSトランジスタNT1が「ON」状態に移行するとともにpチャネルMOSトランジスタPT1が「OFF」状態に移行する。

【0087】このとき、上記pチャネルMOSトランジスタPT2が「ON」するのに伴って、上記キャパシタCP2に溜め込まれ電荷がGNDに引き抜かれることとなり、それに伴ってノード電位VN2は低下するように30 なる(図10(d)参照)。

【0088】また、上記n チャネルMOSトランジスタ NT1が「ON」するのに伴って、同トランジスタNT1のドレイン端子D側からキャパシタCP1の容量に比例した電荷がノードND1側に流れ込む。そして、この電荷は、p チャネルMOSトランジスタPT1が「OFF」状態にあるため、キャパシタCP1に溜め込まれ、それに応じてノード電位VN1が上昇するようになる。(図10 (c) 参照)。

【0089】次に、時刻 t 2においてクロック信号CL 0 Kが「H」レベルに変化し始めるとともに、クロック信 号/CLKが「L」レベルに変化し始めると、上記時刻 t 1とは逆の動作が各トランジスタ対にて行われる。

【0090】すなわち、同時刻 t 2においてクロック信号CLKが「H」レベルに変化し始めると、ノードND 1の電位VN1は、クロック信号CLKの「H」レベル (VDD) に相当する分だけ底上げされ上昇し(図10(a),(c)参照)、それに伴ってnチャネルMOSトランジスタNT2が「ON」状態に移行するとともに pチャネルMOSトランジスタPT2が「OFF」状態 50 に移行する。また、クロック信号/CLKが「L」レベ

ルに変化し始めると、ノードND2の電位VN2は低下 して負電圧となり(図10(b), (d)参照)、それ に伴ってn チャネルMOSトランジスタNT1が「OF F」状態に移行するとともにpチャネルMOSトランジ スタPT1が「ON」状態に移行する。このとき、pチ ャネルMOSトランジスタPT2のゲート電位は負電位 であるため、ノードND2と接地電圧GNDとの間に関 値電圧(Vthp2)分の差が生じず、ノードND2の 電荷はGNDまで引き抜かれることになる。

スタPT1が「ON」するのに伴って、上記キャパシタ CP1に溜め込まれ電荷がGNDに引き抜かれることと なり、それに伴ってノード電位VN1は低下するように なる(図10(c)参照)。また、上記nチャネルMO SトランジスタNT2が「ON」するのに伴って、同ト ランジスタNT2のドレイン端子D側からキャパシタC P2の容量に比例した電荷がノードND2側に流れ込 む。そして、この電荷は、pチャネルMOSトランジス タPT2が「OFF」状態にあるため、キャパシタCP するようになる。(図10(d)参照)。

【0092】続いて、時刻t3において再びクロック信 号CLKが「L」レベルに変化し始めると、先の時刻 t 1で説明したのと同様な動作が行われる。このような動 作の繰り返しにより、クロック信号CLKあるいは、ク ロック信号/CLKの半サイクル毎に、nチャネルMO SトランジスタNT1、NT2のいずれかのドレイン端 子Dの電荷をGNDに汲み出すことによって、同ドレイ ン端子Dの電圧VBBを負電圧化するようにしている (図10(e)参照)。

【0093】すなわち、本実施の形態の電圧発生回路に おいては、クロック信号の半サイクル毎に負電圧化にか かるポンピング動作を行うことにより、より効率的にポ ンピングを行うことができるようになる。その結果、先 の図2(d)と図10(e)との対比から明らかなよう に、負電圧化速度を第1の実施の形態の電圧発生回路の 同速度に比べて早めることができる。また、本実施の形 態では、負電圧VBBの到達理論値が、最大理論値(-VDD) となり、より大きな負電圧発生回路を実現する ことができる。

【0094】次に、図11(a)を参照して半導体基板 上に形成された本実施の形態の電圧発生回路の断面構造 の概要を説明する。なお、その等価回路を図11(b) に示す。

【0095】同図11 (a) に示されるように、同電圧 発生回路も先の第1の実施の形態と同様にPーウェル・ N-ウェル・P-ウェルの3重ウェル構造を有するP型 シリコン基板上に形成されている。

【0096】ここで、前記各nチャネルトランジスタN

されるとともに、そのバックゲート電位を得るために各 ドレイン端子D(電圧出力端子)が該P型ウェルに接続 されている。

【OO97】また前記各pチャネルトランジスタPT 1, PT2はN型ウェル上にMOSFETとして形成さ れるとともに、そのバックゲート電位を得るために前記 クロック信号CLK, /CLKが各対応するN型ウェル に印加されている。

【0098】また、各キャパシタCP1, CP2はN型 【0091】このとき、上記pチャネルMOSトランジ 10 ウェル上に別途形成されるpチャネルトランジスタのソ ース端子及びドレイン端子が共通接続されたものとして 形成され、そのゲート端子Gが各対応するノードND 1, ND2に接続されている。

【0099】ちなみに、このようにP型シリコン基板上 に3重ウェル構造にて形成される本実施の形態の電圧発 生回路と、先の図38に示したP型シリコン基板上にP ーウェル・Nーウェルの2重ウェル構造にて形成される とともに駆動トランジスタとしてpチャネルMOSトラ ンジスタを使用した従来の電圧発生回路との電流駆動特 2に溜め込まれ、それに応じてノード電位VN2が上昇 20 性の相違を図12~図14に示されるグラフにて示す。 なお、同図12~図14において、「IBBp」は上記 従来の電圧発生回路による駆動電流を示し、「IBB n」は本実施の形態の電圧発生回路による駆動電流を示

> 【0100】まず図12は、各々の駆動トランジスタサ イズを同じにして、キャパシタの容量を変化させて各々 の電圧出力端子3からGND (グランド) に流れる駆動 電流の値をシュミレーションしたものである。ここで は、電源電圧を3.3 V、0.35 μmルール、室温等 30 をパラメータとしている。

【0101】同図12からキャパシタの容量が増大する に伴いnチャネルMOSトランジスタのほうが、駆動電 流が大きくなることがわかる。これは、大きな駆動電流 を得るためには、駆動トランジスとしてnチャネルMO Sトランジスタを採用した本実施の形態ほうが有利であ るとともに、同一駆動電流を得るための駆動トランジス のサイズを小さくできることを示している。

【0102】次に図13は、トランジスタサイズ及び上 記パラメータを同一にして、電圧出力端子3の初期電圧 40 値(VBB)を変化させて上記駆動電流の値をシュミレ ーションしたものである。

【0103】同図13から、電圧出力端子3の負電圧値 VBBがより負電圧化されるにしたがって、pチャネル MOSトランジスタの駆動能力が n チャネルMOSトラ ンジスタに比べて低下することがわかる。

【0104】これは、所定の負電圧値VBBにおけるn チャネルMOSトランジスタの駆動能力の優位性を示し ている。次に図14は、トランジスタサイズを同一にし て、電源電圧を変化させて上記駆動電流の値をシュミレ T1,NT2はP型ウェル上にMOSFETとして形成 50 ーションしたものである。なお、ここでは0. 18 μ m ルールをパラメータとして採用している。

【0105】同図14から、電源電圧が低電源電圧化し た場合においても、nチャネルMOSトランジスタの駆 動能力の優位性が示される。以上説明したように、第3 の実施の形態の電圧発生回路によれば、上記第1の実施 の形態の効果に加え以下のような効果を得ることができ る。

【0106】(1)本実施の形態の電圧発生回路におい ては、クロック信号の半サイクル毎に負電圧化にかかる ポンピング動作が行われため、より効率的にポンピング を行うことのできるようになる。その結果、負電圧化速 度を早めることができる。

【0107】なお、上記第3の実施の形態は以下のよう な形態で実施することもできる。・上記第3の実施の形 態においては、前記各pチャネルトランジスタPT1, PT2のバックゲート電位を得るために前記クロック信 号CLK, /CLKを各トランジスタ形成されるN型ウ ェルに印加される例を示したがこれに限られない。各ト ランジスタPT1、PT2のバックゲート電位を得る構 造としては、図15 (a)に示すように、正電位、例え 20 PT1のゲート電極酸化膜102と同一絶縁膜(例え ば電源電圧VDDが各N型ウェルに印加されるようにし てもよい。なお、図15(b)にその等価回路を示す。

【0108】・上記第3の実施の形態においては、各キ ャパシタCP1, CP2をN型ウェル上に別途形成され るpチャネルトランジスタにて形成する例を示したがこ れに限られず、図16(b)に示すように、P型ウェル 上に別途形成されるnチャネルトランジスタにて形成す るようにしてもよい。なお、図16(b)にその等価回 路を示す。

【0109】・上記第3の実施の形態においては、電圧 発生回路を3重ウェル構造を有するP形シリコン基板上 に形成する例を示したがこれに限られない。その他、図 17に示すように、同電圧発生回路をN-ウェル・P-ウェルの2重ウェル構造を有するN型シリコン基板上に 形成されるものであってもよい。

【0110】・また、同電圧発生回路は図18に示すよ うに、ガラス基板上に形成された絶縁膜上に形成される ものであってもよい。ここでは、各nチャネルトランジ スタNT1, NT2及び各pチャネルトランジスタPT 1, PT2は、前記絶縁膜上に形成される層間絶縁膜1 01内に、単結晶、多結晶あるいはアモルファスシリコ ン等の半導体層をその能動層 (ソース・ドレイン領域) として形成される。

【0111】また、前記キャパシタCP1, CP2も前 記ガラス基板上に形成され、その下部電極103(少な くともその一方の電極) は上記半導体層の一部に形成さ れたn型領域(又はp型領域)によって形成される。ま た、同キャパシタCP1, CP2の誘電体膜105は、 例えば上記トランジスタNT1, PT1のゲート電極酸 よって形成される。

【0112】・また、同電圧発生回路は図19に示すよ うに、ガラス基板上に形成されるものであってもよい。 ここでは、各nチャネルトランジスタNT1, NT2及 び各pチャネルトランジスタPT1, PT2は、先の図 6に示したのと同様に、前記ガラス基板上に形成される 層間絶縁膜101内に、多結晶あるいはアモルファスシ リコン等の半導体層をその能動層(ソース・ドレイン領 域)として形成される。ここで各トランジスタNT1,

28

10 NT2、PT1、PT2のゲート電極Gは、例えば金属 クロム(Cr)薄膜によって形成される。なおこのゲー ト電極Gは、シリサイド薄膜等であってもよい。

【0113】また、前記キャパシタCP1, CP2も前 記ガラス基板上に形成され、その下部電極103(少な くともその一方の電極) は上記半導体層の一部に形成さ れたn型領域(又はp型領域)によって形成され、その 上部電極104は例えば上記金属クロム(Cr)薄膜に よって形成される。また、同キャパシタCP1, CP2 の誘電体膜105は、例えば上記トランジスタNT1, ば、シリコン酸化膜)によって形成される。

【0114】ちなみに、このようにガラス基板上に形成 される本実施の形態の電圧発生回路と、先の図38に示 した従来の電圧発生回路が同じくガラス基板上に形成さ れたものとの電流駆動特性の相違を図20及び図21の グラフにて示す。なお、同図20及び図21において、 「IBBp」は上記従来の電圧発生回路による駆動電流 を示し、「IBBn」は本実施の形態の電圧発生回路に よる駆動電流を示す。また、ここでは各トランジスタは ガラス基板上に多結晶シリコン薄膜トランジスタとして 形成されている。

【0115】まず図20は、各キャパシタの容量の同一 にして駆動トランジスタサイズを変化させて各々の電圧 出力端子3からGND(グランド)に流れる駆動電流の 値をシュミレーションしたものである。ここでは、電源 電圧を12V、5μmルール、室温等をパラメータとし

【0116】同図20から、駆動トランジスタとして、 pチャネルMOSトランジスタに対するnチャネルMO Sトランジスタの駆動電流能力の優位性及び同一駆動電 流を得るためのレイアウト面積の優位性が分かる。

【0117】次に図21は先の図13と同様に、トラン ジスタサイズ及び上記パラメータを同一にして、電圧出 力端子3の初期電圧値(VBB)を変化させて上記駆動 電流の値をシュミレーションしたものである。

【0118】同図21から、電圧発生回路がカラス基板 上に形成される場合にあっても、電圧出力端子の負電圧 値VBBがより負電圧化されるにしたがって、pチャネ ルMOSトランジスタの駆動能力がnチャネルMOSト 化膜102と同一絶縁膜(例えば、シリコン酸化膜)に 50 ランジスタに比べて低下することがわかり、所定の負電 圧値VBBにおけるnチャネルMOSトランジスタの駆 動能力の優位性が示される。

【0119】・また、同電圧発生回路は図22に示すよ うに、ガラス基板上に形成されるとともに、先の図19 に示したトップゲート形に対して、各nチャネルトラン ジスタNT1, NT2及びpチャネルトランジスタPT 1. PT2がボトムゲート形に形成されるものとしても よい。

【0120】・また、本実施の形態においては、電圧発 生回路に印加される互いに位相の反転した一対のクロッ ク信号CLK, /CLKとして、先の図10(a),

(b) に示されるように、単に互いの位相を反転したも のを採用したがこれに限られない。その他、図23に示 されるような一対のクロック信号PCLK1, PCLK 2を別途生成してクロック入力端子1,2に各々印加す るようにしてもよい。

【0121】この一対のクロック信号PCLK1, PC LK2は、同図23に示されるように、その位相反転 時、各クロック信号が共に論理「ロー」レベルとなる期 間τ1, τ2を有するように形成されたものである。こ のように各クロック信号が共に論理「ロー」レベルとな る期間を有すことにより、例えば駆動トランジスタを確 実に「OFF(オフ)」させてから上記ノードを正電圧 にできること等によって、効率的に負電圧を発生させる ことができるようになる。なおこのクロック信号PCL K1、PCLK2は個別に形成されるものであってもよ いし、あるいは一つのクロック信号源から形成されるも のであってもよい。

【0122】ちなみに、図24に一つのクロック信号源 から形成される例を示す。ここでは、クロック信号CL Kをインバータ回路 INV1を介して、位相の反転した クロック信号を形成するための論理回路 5、及び各クロ ック信号の位相反転時、それらクロック信号が共に論理 「ロー」レベルとなる上記期間τ1,τ2を有するよう に期間調整する遅延回路4に印加することによって、上 記PCLK1, PCLK2が容易且つ自動的に生成され

【0123】 (第4の実施の形態) 以下、本発明にかか る電圧発生回路の第4の実施の形態を、図25~図28 を参照して説明する。なお、ここでは先の図1に示した。 第1の実施の形態の電圧発生回路との相違点を中心に説 明し、同第1の実施の形態電圧発生回路と同一の構成要 素についてはそれぞれ同一の符号を付してその重複する 説明を省略する。

【0124】この第4の実施の形態と前記第1の実施の 形態との構成上の相違点は次の点にある。すなわち、図 25に示されるように、先の図1に示したpチャネルM OSトランジスタをnチャネルMOSトランジスタに変 更した点にある。具体的には、先の図1に示されるpチ

OSトランジスタNT2を設けた点にある。

【0125】同図25に示されるように本実施の形態の 電圧発生回路は、キャパシタCP1、第1のnチャネル MOSトランジスタNT1、及び第2のnチャネルMO SトランジスタNT2等を備えて構成される。

【0126】ここで、上記第1のnチャネルMOSトラ ンジスタ (駆動トランジスタ) NT1のソース端子Sが ノードND1に接続され、そのドレイン端子Dが負電圧 VBBの出力端子3とされる。また、上記第2のnチャ 10 ネルMOSトランジスタNT2のドレイン端子D及びゲ ート端子GがノードND1に接続され、そのソース端子 Sが接地端子(基準電位端子)とされる。そして、上記 第1及のnチャネルトMOSランジスタNT1のゲート 端子Gはクロック入力端子2に接続される。

【0127】また、上記ノードND1にはキャパシタC P1の一方の電極が接続され、他方の電極はクロック入 力端子1に接続される。そしてこのクロック入力端子1 と上記クロック入力端子2とに互いに位相の反転したク ロック信号CLK, /CLKが印加される。なお、キャ 20 パシタCP1は、nチャネルトMOSランジスタ、ある いはpチャネルMOSトランジスタのソース端子及びド レイン端子を共通接続するかたちで形成されるものであ ってもよい。

【0128】次に、このように構成される本実施の形態 の電圧発生回路による負電圧の発生動作の概要を図26 のタイミングチャートを参照して説明する。なお、同図 26 (a), (b) に示される本実施の形態に使用され るクロック信号CLK, / CLKは、単に互いの位相を 反転したものである。

【0129】同図26に示す時刻 t 1においてクロック 信号CLKが「L」レベル(Oボルト)に変化し始める と、ノードND1の電位VN1が低下して負電圧となる (図26 (a), (c)参照)。このときクロック信号 /CLKが「H」レベル (VDD) になると、第1のn チャネルMOSトランジスタNT1が「ON」し、この とき、同トランジスタNT1のドレイン端子D側からキ ャパシタCP1の容量に比例した電荷がノードND1側 に流れ込む。そして、この電荷は、第2のnチャネルM OSトランジスタNT2が「OFF」状態にあるため、 40 キャパシタCP1に溜め込まれ、それに応じてノード電 位VN1が上昇するようになる(図26(c)参照)。

【0130】次に、時刻t2にクロック信号CLKが 「H」レベルに変化し始めると、それに対応してノード 電位VN1は、クロック信号CLKの「H」レベル(V DD) に相当する分だけ底上げされ更に上昇する。ま た、このクロック信号CLKが「H」レベルになると、 第2のnチャネルMOSトランジスタNT2が「ON」 し、このときキャパシタCP1に溜め込まれた電荷がG NDに引き抜かれることとなり、それに伴ってノード電 ャネルMOSトランジスタPT1に代えてnチャネルM 50 位VN1は低下するようになる(図26(c)参照)。

【0131】続いて、時刻t3において再びクロック信 号CLKが「L」レベルに変化し始めると、先の時刻 t 1で説明したのと同様な動作が行われる。このような動 作の繰り返しにより、クロック信号CLK、/CLKの 1サイクル毎にnチャネルMOSトランジスタNT1の ドレイン端子Dの電荷をGNDに汲み出すことによっ て、同ドレイン端子Dの電圧を負電圧化するようにして いる(図26(d)参照)。

【0132】このとき上記構成の本実施の形態の電圧発 生回路において、第1の実施の形態の電圧発生回路と同 様に、出力負電圧VBBが低くなってもnチャネルMO SトランジスタNT1を「ON」させるソース端子Sと ゲート端子G間の電位差はクロック信号/CLKによっ て与えられるため、出力負電圧VBBの値にかかわらず 同トランジスタNT1の駆動能力は十分確保されるよう になる。

【0133】また、駆動トランジスタとして、nチャネ ルトランジスタの特性からpチャネルトランジスタに比 べ、その動作速度を高速化でき、また駆動能力も高める の能力をnチャネルトランジスタで確保する場合にあっ ては、その素子面積を小面積化することもできる。

【0134】次に、図27を参照して半導体基板上に形 成された本実施の形態の電圧発生回路の断面構造の概要 を説明する。なお、その等価回路を図28に示す。同図 27に示されるように、同電圧発生回路はP型ウェル・ N型ウェル・P型ウェル (P-ウェル・N-ウェル・P -ウェル)の3重ウェル構造を有するP型シリコン基板 上に形成されている。

【0135】ここで、前記第1のnチャネルトランジス タNT1はP型ウェル上にMOSFETとして形成され るとともに、そのバックゲート電位を得るためにドレイ ン端子D (電圧出力端子) が該P型ウェルに接続されて

【0136】また同様に、第2のnチャネルトランジス タNT2はP型ウェル上にMOSFETとして形成され るとともに、そのバックゲート電位を得るためにノード ND1が該P型ウェルに接続されている。

【0137】また、キャパシタCP1はP型ウェル上に 別途形成されるnチャネルMOSFETのソース端子及 40 びドレイン端子が共通接続されたものとして形成され、 そのゲート端子Gが前記ノードND1に接続されてい る。

【0138】このように構成される本実施の形態の電圧 発生回路においても、第1の実施の形態の電圧発生回路 と同等の負電圧を発生することができ、同様の効果が得 られる。

【0139】なお、上記第4の実施の形態は以下のよう な形態で実施することもできる。

重ウェル構造を有するP形シリコン基板上に形成する例 を示したがこれに限られない。その他、図29に示すよ うに、同電圧発生回路をNーウェル・Pウェルの2重ウ ェル構造を有するN型シリコン基板上に形成されるもの であってもよい。

【0140】・また、同電圧発生回路は図30に示すよ うに、ガラス基板上に形成されるものであってもよい。 ここでは、nチャネルトランジスタNT1, NT2は、 前記ガラス基板上に形成される層間絶縁膜101内に、 10 多結晶あるいはアモルファスシリコン等の半導体層をそ の能動層(ソース・ドレイン領域)として形成される。 ここで各トランジスタNT1, PT1のゲート電極G は、例えば金属クロム(Cr)薄膜によって形成され る。なおこのゲート電極Gは、シリサイド薄膜等であっ てもよい。

【0141】また、前記キャパシタCP1も前記ガラス 基板上に形成され、その少なくとも一方の電極(ここで は下部電極103)は上記半導体層の一部に形成された n型領域によって形成され、その上部電極104は例え こともできる。さらに、pチャネルトランジスタと同等 20 ば上記金属クロム (Cr)薄膜によって形成される。ま た、同キャパシタCP1の誘電体膜105は、例えば上 記トランジスタNT1、PT1のゲート電極酸化膜10 2と同一絶縁膜(例えば、シリコン酸化膜)によって形

> 【0142】・また、同電圧発生回路は先の図18に示 されるように、ガラス基板上に形成された絶縁膜上に形 成されるものであってもよい。

・また、上記クロック信号CLK, / CLKとして、先 の図23に示されるような、その位相反転時、各クロッ 30 ク信号が共に論理「ロー」レベルとなる期間 τ 1, τ 2 を有するクロック信号PCLK1, PCLK2としても

【0143】 (第5の実施の形態) 以下、本発明にかか る電圧発生回路の第5の実施の形態を、図31~図33 を参照して説明する。なお、ここでは先の図9に示した 第3の実施の形態の電圧発生回路との相違点を中心に説 明し、同第3の実施の形態電圧発生回路と同一の構成要 素についてはそれぞれ同一の符号を付してその重複する 説明を省略する。

【0144】この第5の実施の形態と前記第3の実施形 態との構成上の相違点は次の点にある。すなわち、図3 1に示されるように、先の図9に示したpチャネルMO SトランジスタをnチャネルMOSトランジスタに変更 した点にある。具体的には、先の図9に示されるpチャ ネルMOSトランジスタPT1, PT2に代えて、図3 1に示されるnチャネルMOSトランジスタNT2.N T 2 を設けた点にある。

【0145】本実施の形態の電圧発生回路は、同図31 に示されるように、ソース端子Sが前記ノードND1,

・上記第4の実施の形態においては、電圧発生回路を3 50 ND2の1つに接続され、他方が負電圧の出力端子とさ

(18)

れる第1のnチャネルトランジスタ (NT1, NT 1') と、ドレイン端子Dがその同一のノードに接続され、他方が接地端子 (基準電位端子) とされる第2のnチャネルトランジスタ (NT2, NT2') とを有して、その各ゲート端子Gが互いに共通接続されてなる2組のトランジスタ対 (NT1, NT2)、 (NT1', NT2') を備えている。

【0146】また、前記各トランジスタ対の第1のnチャネルトランジスタ(NT1, NT1')のドレイン端子(電圧出力端子)Dは共通接続されるとともに、同第1のnチャネルトランジスタ(NT1, NT1')のゲート端子Gはそれぞれ他の組のトランジスタ対が接続されたノードにクロス接続されている。

【0147】次に、このように構成される本実施の形態の電圧発生回路による負電圧の発生動作の概要を図32に示すタイミングチャートを参照して説明する。同図32に示す時刻t1においてクロック信号CLKが「L」レベル(0ボルト)に変化し始めると、ノードND1の電位VN1が低下して負電圧となり(図32(a)、

(c)参照)、それに伴ってnチャネルMOSトランジスタNT1'が「OFF」状態に移行するとともにnチャネルMOSトランジスタNT2'が「ON」状態に移行する。また、クロック信号/CLKが「H」レベル(VDD)に変化し始めると、ノードND2の電位VN2は、クロック信号/CLKの「H」レベル(VDD)に相当する分だけ底上げされ上昇し(図32(b)、

(d) 参照)、それに伴ってnチャネルMOSトランジスタNT1が「ON」状態に移行するとともにnチャネルMOSトランジスタNT2が「OFF」状態に移行する。

【0148】このとき、上記 n チャネルMOSトランジスタNT2[°]が「ON」するのに伴って、上記キャパシタCP2に溜め込まれ電荷がGNDに引き抜かれることとなり、それに伴ってノード電位VN2は低下するようになる(図32 (d)参照)。

【0149】また、上記n チャネルMOSトランジスタ NT1が「ON」するのに伴って、同トランジスタ NT1のドレイン端子D側からキャパシタ CP1 の容量に比例した電荷がノードND1側に流れ込む。そして、この電荷は、n チャネルMOSトランジスタ NT2が「OFF」状態にあるため、キャパシタ CP1に溜め込まれ、それに応じてノード電位 VN1が上昇するようになる。(図 32 (c) 参照)。

【0150】次に、時刻 t 2においてクロック信号CL Kが「H」レベルに変化し始めるとともに、クロック信 号/CLKが「L」レベルに変化し始めると、上記時刻 t1とは逆の動作が各トランジスタ対にて行われる。

【0151】すなわち、同時刻 t 2 においてクロック信 OSFETとして 号CLKが「H」レベルに変化し始めると、ノードND ト電位を得るため 1 の電位VN1は、クロック信号CLKの「H」レベル 50 接続されている。

(VDD) に相当する分だけ底上げされ上昇し(図32(a),(c)参照)、それに伴ってnチャネルMOSトランジスタNT1'が「ON」状態に移行するとともにnチャネルMOSトランジスタNT2'が「OFF」状態に移行する。また、クロック信号/CLKが「L」レベルに変化し始めると、ノードND2の電位VN2は低下して負電圧となり(図32(b),(d)参照)、それに伴ってnチャネルMOSトランジスタNT1が「OFF」状態に移行するとともにnチャネルMOSトランジスタNT2が「ON」状態に移行する。

【0152】このとき、上記nチャネルMOSトランジスタNT2が「ON」するのに伴って、上記キャパシタCP1に溜め込まれ電荷がGNDに引き抜かれることとなり、それに伴ってノード電位VN1は低下するようになる(図32(c)参照)。また、上記nチャネルMOSトランジスタNT1、が「ON」するのに伴って、同トランジスタNT1、のドレイン端子D側からキャパシタCP2の容量に比例した電荷がノードND2側に流れ込む。そして、この電荷は、nチャネルMOSトランジスタNT2、が「OFF」状態にあるため、キャパシタCP2に溜め込まれ、それに応じてノード電位VN2が上昇するようになる。(図32(d)参照)。

【0153】続いて、時刻 t 3において再びクロック信号CLKが「L」レベルに変化し始めると、先の時刻 t 1で説明したのと同様な動作が行われる。このような動作の繰り返しにより、クロック信号CLKあるいは、クロック信号/CLKの半サイクル毎に、nチャネルMOSトランジスタNT1,NT1'のいずれかのドレイン端子Dの電荷をGNDに汲み出すことによって、同ドレイン端子Dの電圧VBBを負電圧化するようにしている(図32(e)参照)。

【0154】すなわち、本実施の形態の電圧発生回路においては、第3の実施の形態と同様に、クロック信号の半サイクル毎に負電圧化にかかるポンピング動作を行うことにより、より効率的にポンピングを行うことができるようになり、その結果、負電圧化速度を早めることができる。

【0155】次に、図33(a)を参照して半導体基板上に形成された本実施の形態の電圧発生回路の断面構造40の概要を説明する。なお、その等価回路を図33(b)に示す。

【0156】同図33 (a) に示されるように、同電圧発生回路も先の第3の実施の形態と同様にPーウェル・Nーウェル・Pーウェルの3重ウェル構造を有するP型シリコン基板上に形成されている。

【0157】ここで、前記各nチャネルトランジスタNT1,NT2,NT1,NT2, NT1,NT2, はP型ウェル上にMOSFETとして形成されるとともに、そのバックゲート電位を得るために各ドレイン端子Dが該P型ウェルに 接続されている

【0158】また、各キャパシタCP1, CP2はP型 ウェル上に別途形成されるnチャネルトランジスタのソ ース端子及びドレイン端子が共通接続されたものとして 形成され、そのゲート端子Gが各対応するノードND 1, ND2に接続されている。

35

【0159】このように構成される本実施の形態の電圧 発生回路においても、第3の実施の形態の電圧発生回路 と同等の負電圧を発生することができ、同様の効果が得 られる。

【0160】なお、上記第5の実施の形態は以下のよう な形態で実施することもできる。

・上記第5の実施の形態においては、電圧発生回路を3 重ウェル構造を有するP形シリコン基板上に形成する例 を示したがこれに限られない。その他、図34に示すよ うに、同電圧発生回路をNーウェル・Pーウェルの2重 ウェル構造を有するN型シリコン基板上に形成されるも のであってもよい。

【0161】ここでは、各nチャネルトランジスタNT 1, NT2, NT1', NT2'は前記絶縁膜上に、単 結晶、多結晶あるいはアモルファス等のシリコントラン 20 ジスタとして形成される。また、前記各キャパシタCP 1, СР2は絶縁膜上に形成されたシリコン電極及び絶 緑薄膜によって形成される。

【0162】・また、同電圧発生回路は図35に示すよ うに、ガラス基板上に形成されるものであってもよい。 ここでは、各nチャネルトランジスタNT1、NT2. NT1', NT2'は、先の図30に示したのと同様 に、前記ガラス基板上に形成される層間絶縁膜101内 に、多結晶あるいはアモルファスシリコン等の半導体層 をその能動層(ソース・ドレイン領域)として形成され 30 る。ここで各トランジスタNT1, NT2, NT1', NT2[°] のゲート電極Gは、例えば金属クロム (Cr) 薄膜によって形成される。なおこのゲート電極Gは、シ リサイド薄膜等であってもよい。

【0163】また、前記キャパシタCP1, CP2も前 記ガラス基板上に形成され、その下部電極103(少な くともその一方の電極) は上記半導体層の一部に形成さ れた n型領域によって形成され、その上部電極104は 例えば上記金属クロム(Cr)薄膜によって形成され る。また、同キャパシタCP1、CP2の誘電体膜10 5は、例えば上記トランジスタNT1, PT1のゲート 電極酸化膜102と同一絶縁膜(例えば、シリコン酸化 膜)によって形成される。。なお、ここでは各トランジ スタがボトムゲート形に形成される構成としてもよい。 【0164】・また、同電圧発生回路は先の図18に示

・また、上記クロック信号CLK、/CLKとして、先 の図23に示されるような、その位相反転時、各クロッ

されるように、ガラス基板上に形成された絶縁膜上に形

成されるものであってもよい。

を有するクロック信号PCLK1, PCLK2としても よい。

【0165】 (第6の実施の形態) 以下、本発明にかか る第6の実施の形態である電圧発生回路を備えた表示装 置について、図36を参照して説明する。なお、ここで は同電圧発生回路を備えた表示装置としてポリシリコン TFT液晶表示装置に適用した例を示す。

【0166】同図36に示すように、本実施の形態の表 示装置は、大きくは、ガラス基板上に形成される表示部 10 50、走査線駆動回路60、データ駆動回路70、電圧 発生回路80、レベル変換回路90等を備えて構成され る。

【0167】上記表示部50は複数の走査線(Y1~Y n)とデータ線(X1~Xm)との交点にマトリックス 状に配列される表示画素PX、該表示画素PX毎に備え られその印加電圧を制御する能動スイッチング素子ST 等を備えて構成される。なお、この能動スイッチング素 子STは、例えばポリシリコン薄膜トランジスタによっ て形成されている。

【0168】また走査線駆動回路60は、前記複数の走 査線Yを走査するとともに同走査線Yに前記能動スイッ チング素子STを活性化するための駆動電圧を印加す る。一方、データ駆動回路70は、各走査線Yに対応し た画素情報をデータ線(X1~Xm)に出力する。

【0169】また電圧発生回路80は、この実施の形態 においては、例えば先の図9に示したような回路構成を 有して、また先の図19に示したような断面構造を有し てガラス基板上に形成されている。

【0170】すなわち、2つのキャパシタを有し、それ らキャパシタの各一方の端子に接続された各別のノード を介して所定の負電圧を発生するものであって、先の図 1に示した電圧発生回路を一対使用した構成となってい る。そして、クロック信号CLK、/CLK(HCLK 1, HCLK2) の半周期毎に効率的にポンピングを行 うことができるようになっている。特にここでは、同電 圧発生回路80を構成する各nチャネルトランジスタ及 び各pチャネルトランジスタは、ガラス基板上に、ポリ シリコン薄膜トランジスタとして形成されている。

【0171】また、レベル変換回路90は上記電圧発生 回路80に前記クロック信号CLK, /CLKとして印 加される信号のレベルを昇圧変換するものである。ここ では、例えば、0~5 Vのクロック信号LCLK1, L CLK2を0~15Vのクロック信号HCLK1, HC LK2にレベル変換して電圧発生回路80に印加する。 このように、クロック信号のレベル変換を行うことによ って、走査線駆動回路60で必要とされる所定の負電圧 VBBを容易且つ高効率に電圧発生回路80から発生さ せることができるようになる。

【0172】このように構成される本実施の形態の電圧 ク信号が共に論理「ロー」レベルとなる期間 τ 1, τ 2 50 発生回路を備えた表示装置によれば、以下のような効果

を得ることができる。

(1) 上記電圧発生回路80を液晶表示装置に搭載する ことによって、従来上記走査線(Y1~Yn)には、接 地電位から電源電圧VDDまでの電圧幅の電圧を印加し ていたが、例えば所定負電圧VBBから電源電圧VDD の半分までの電圧幅を印加することによって、低消費電 力化や能動スイッチング素子STのオフ動作マージンを 増加させることができるようになる。また、液晶表示装 置の一対の対向電極をAC駆動する場合においても、上 記電圧発生回路80によれば、その到達負電圧が電圧発 10 なる期間 τ 1 、 τ 2 を有するクロック信号PCLK 1 、 生回路80を構成するトランジスタの閾値に関係無く大 きいので、表示画素PX毎に備えられた能動スイッチン グ素子STとしてのトランジスタのゲート電位をより深 い負電位にすることができ、リーク電流を防止して低消 費電力化を実現することができる。

37

【0173】(2)また、液晶表示装置に負電圧を供給 する場合にあっては通常、図36に併せ示すように、負 電荷溜め込み用素子として当該表示装置の外部に外付け コンデンサを設けることが多いが、上記電圧発生回路8 0を液晶表示装置に搭載することによって、そのような 20 外付けコンデンサの容量を低減して同コンデンサを小型 したり、あるいは割愛できるようになる。

【0174】(3)また、液晶表示装置にとってその電 源投入時、上記負電圧VBBはできるだけ早期に立ち上 ることが求められるが、上記電圧発生回路80によれ ば、その効率的なポンピング動作によって同負電圧VB Bを早期に供給できるようになる。

【0175】(4)また、このように駆動電流(能力) の大きい電圧発生回路80を液晶表示装置に搭載するこ とによって、同表示装置としての表示品質を向上させる ことができるようになる。

【0176】なお、上記第6の実施の形態は以下のよう な形態で実施することもできる。

・液晶表示装置に搭載する電圧発生回路80としては、 先の図9に示したような回路構成を有して、且つ先の図 19に示したような断面構造をもってガラス基板上に形 成されるものに限られない。その他、先の図1に示した ような回路構成を有して、且つ先の図6に示したような 断面構造をもってガラス基板上に形成されるものであっ てもよいし、あるいは先の図9に示したような回路構成 40 を有して、且つ先の図22に示したような断面構造をも ってガラス基板上に形成されるものであってもよい。ま た、先の図25に示したような回路構成を有して、且つ 先の図30に示したような断面構造をもってガラス基板 上に形成されるものであってもよいし、あるいは先の図 31に示したような回路構成を有して、且つ先の図35 に示したような断面構造をもってガラス基板上に形成さ れるものであってもよい。

【0177】・電圧発生回路を備えた液晶表示装置とし

他、例えばアモルファスシリコンTFT液晶表示装置で あってもよい。

【0178】・また、本発明にかかる電圧発生回路を備 えた表示装置は、上記液晶表示装置に限られず、その 他、例えば有機EL (Electro Luminescence) 表示装 置等の表示装置にも同様に適用することができる。

【0179】・また、上記クロック信号LCLK1、L CLK2として、先の図23に示されるような、その位 相反転時、各クロック信号が共に論理「ロー」レベルと PCLK2としてもよい。

【0180】その他、上記各実施の形態に共通に変更可 能な要素としては次のようなものがある。

・上記各実施の形態においては、基準電位を接地電位 (GND) として出力端子3から負電圧VBBを発生す る電圧発生回路の例を示したがこれに限られない。その 他、本発明の電圧発生回路を、例えば上記基準電位を所 定の負電圧として当該回路の出力端子からさらに低い負 電圧を発生させる場合や、あるいは基準電位を所定の正 電圧として同出力端子から同所定正電圧より低い正電圧 あるいは負電圧を発生させる場合にも適用することがで きる。

【図面の簡単な説明】

【図1】この発明にかかる電圧発生回路の第1の実施の 形態についてその基本回路構成を示す回路図。

【図2】同第1の実施の形態の電圧発生回路の動作を示 すタイミングチャート。

【図3】同第1の実施の形態の電圧発生回路を3層ウェ ル上に形成した構造例を示す断面図。

【図4】図3の構造に対応した同電圧発生回路の等価回 路を示す回路図。

【図5】同第1の実施の形態の電圧発生回路を2層ウェ ル上に形成した構造例を示す断面図。

【図6】同第1の実施の形態の電圧発生回路をガラス基 板上に形成した構造例を示す断面図。

【図7】この発明にかかる電圧発生回路の第2の実施の 形態についてその基本回路構成を示す回路図。

【図8】同第2の実施の形態の電圧発生回路の変形例を 示す回路図。

【図9】この発明にかかる電圧発生回路の第3の実施の 形態についてその基本回路構成を示す回路図。

【図10】同第3の実施の形態の電圧発生回路の動作を 示すタイミングチャート。

【図11】同第3の実施の形態の電圧発生回路を3層ウ エル上に形成した構造例を示す断面図。

【図12】同第3の実施の形態の電圧発生回路と従来の 電圧発生回路との電気的特性を比較したグラフ。

【図13】同じく同第3の実施の形態の電圧発生回路と 従来の電圧発生回路との電気的特性を比較したグラフ。

ではポリシリコンTFT液晶表示装置に限られず、その 50 【図14】同じく同第3の実施の形態の電圧発生回路と

従来の電圧発生回路との電気的特性を比較したグラフ。

【図15】同第3の実施の形態の電圧発生回路の変形例についてこれを3層ウェル上に形成した構造例を示す断面図。

【図16】同第3の実施の形態の電圧発生回路の他の変形例についてこれを3層ウェル上に形成した構造例を示す断面図。

【図17】同第3の実施の形態の電圧発生回路を2層ウェル上に形成した構造例を示す断面図。

【図18】同第3の実施の形態の電圧発生回路をシリコ 10 ン基板の絶縁膜上に形成した構造例を示す断面図。

【図19】同第3の実施の形態の電圧発生回路をガラス 基板上に形成した構造例を示す断面図。

【図20】同第3の実施の形態にかかる電圧発生回路と 従来の電圧発生回路との電気的特性を比較したグラフ。

【図21】同じく同第3の実施の形態にかかる電圧発生回路と従来の電圧発生回路との電気的特性を比較したグラフ。

【図22】同第3の実施の形態にかかる電圧発生回路を ガラス基板上に形成した他の構造例を示す断面図。

【図23】同第3の実施の形態の電圧発生回路に印加するクロック信号についてその変形例示すタイミングチャート。

【図24】図23に示したクロック信号を自動生成する 回路例を示す回路図。

【図25】この発明にかかる電圧発生回路の第4の実施 の形態についてその基本回路構成を示す回路図。

【図26】同第4の実施の形態の電圧発生回路の動作を 示すタイミングチャート。

【図27】同第4の実施の形態の電圧発生回路を3層ウェル上に形成した構造例を示す断面図。

【図28】図27の構造に対応した同電圧発生回路の等

価回路を示す回路図。

(21)

【図29】同第4の実施の形態の電圧発生回路のその他の例で、2層ウェル上に形成された構造を示す断面図。

【図30】同第4の実施の形態の電圧発生回路をガラス 基板上に形成した構造例を示す断面図。

【図31】この発明にかかる電圧発生回路の第5の実施 の形態についてその基本回路構成を示す回路図。

【図32】同第5の実施の形態の電圧発生回路の動作を 示すタイミングチャート。

9 【図33】同第5の実施の形態の電圧発生回路を3層ウェル上に形成した構造例を示す断面図。

【図34】同第5の実施の形態の電圧発生回路を2層ウェル上に形成した構造例を示す断面図。

【図35】同第5の実施の形態の電圧発生回路をガラス 基板上に形成した構造例を示す断面図。

【図36】第6の実施の形態として、この発明にかかる 電圧発生回路を備えた表示装置の構成を概略的に示すブロック図。


【図37】従来の電圧発生回路の基本回路構成を示す回 20 路図。

【図38】従来の電圧発生回路の他の基本回路構成を示す回路図。


【符号の説明】


1, 2…クロック入力端子、3…電圧出力端子、4…遅延回路、5…論理回路、50…表示部、60…走査線駆動回路、70…データ駆動回路、80…負電圧発生回路、90…レベル変換回路、CP1, CP2…キャパシタ、ND1, ND2…ノード、NT1, NT2…nチャネルMOSトランジスタ、PT1, PT2…pチャネル30 MOSトランジスタ、INV1…インバータ、PX…表示画素、ST…能動スイッチング素子。


【図1】





【図3】
















【図15】





【図17】

GND PT2




【図16】






【図18】



AMORPHOUS or POLYCRYSTALLINE or SINGLE-CRYSTALLINE SILICON 回, 向:


【図19】




GATE (Cr)

- P-TYPE SILICON THIN FILM
- n-TYPE SILICON THIN FILM


【図21】





【図22】




- S GATE (Cr)
- P p-TYPE SILICON THIN FILM
- n-TYPE SILICON THIN FILM










[図35]



【図36】

